VLSI CAD Parte II: Layout | La rete universitaria

Descrizione

È necessario completare il corso VLSI CAD Parte I: Logica prima di iniziare questo corso.

Un moderno chip VLSI è una bestia notevolmente complessa: miliardi di transistor, milioni di porte logiche impiegate per il calcolo e il controllo, grandi blocchi di memoria, blocchi incorporati di funzioni pre-progettate progettate da terze parti (chiamate "proprietà intellettuale" o blocchi IP) . Come fanno le persone a progettare questi complicati chip? Risposta: una sequenza di strumenti CAD (Computer Aided Design) prende una descrizione astratta del chip e la perfeziona passo dopo passo fino al progetto finale. Questo corso si concentra sui principali strumenti di progettazione utilizzati nella creazione di un progetto ASIC (Application Specific Integrated Circuit) o System on Chip (SoC). Il nostro focus in questa parte del corso è sulle rappresentazioni logiche e geometriche chiave che consentono di mappare dalla logica al layout, e in particolare, posizionare, instradare e valutare i tempi di grandi reti logiche. Il nostro obiettivo è che gli studenti comprendano come funzionano gli strumenti stessi, a livello dei loro algoritmi fondamentali e delle strutture dati. Gli argomenti trattati includeranno: mappatura tecnologica, analisi dei tempi e posizionamento e instradamento dell'ASIC.

Sfondo raccomandato:
Esperienza di programmazione (C, C ++, Java, Python, ecc.) E conoscenza di base di strutture dati e algoritmi (soprattutto algoritmi ricorsivi). Una comprensione della progettazione digitale di base: algebra booleana, Kmaps, porte e infradito, progettazione di macchine a stati finiti. Algebra lineare e calcolo a livello di junior o senior in ingegneria. Conoscenza elementare dei circuiti lineari RC (a livello di un corso introduttivo di fisica).